# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-310424

(43) Date of publication of application: 04.11.1994

(51)Int.CI.

H01L 21/027 G02F 1/136 G03F 7/20 G03F 7/26 H01L 21/68

(21)Application number: 05-092754

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

20.04.1993


(72)Inventor: SHIMIZU MASATOSHI

# (54) MANUFACTURE OF SEMICONDUCTOR AND SYSTEM THEREFOR

(57) Abstract:

PURPOSE: To shorten a lead time, save on the space of a clean room and improve a yield, and further, to make the extensions of processes easy.

CONSTITUTION: A semiconductor manufacturing line is so constructed that the extensions and replacements of lithographic processes A1-A7 and thin film processes B1-B8 are performed to a carriage path 1. A plurality of semiconductor wafers are stored in a cassette 3, and through the carriage path 1 the wafers are carried from one of the lithographic processes A1-A7 and the thin film processes B1-B8 to another of them. In the lithographic processes A1-A7, such processings of respective processes associated with a lithography as a resist coating, an exposure processing and a development are performed. In the thin film processes, such processings of respective processes associated with the formation of a thin film as an etching processing, a resist peeling, an inspection, a cleaning, the formation of a thin film and another inspection are



performed. Further, the equipment management and the production management, etc., of the manufacturing equipments for manufacturing thin film transistors to be manufactured through this semiconductor manufacturing line are performed in a control room 4.

### **LEGAL STATUS**

[Date of request for examination]

19.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3340181

[Date of registration]

16.08.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-310424

(43)公開日 平成6年(1994)11月4日


(51)Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FΙ			技術表示簡
HOIL	21/027						
G 0 2 F G 0 3 F	1/136 7/20 7/26	5 0 0 5 2 1	9119—2K 7316—2H 7124—2H				
			7352-4M	H01L	21/ 30	361	Z
			審査請求	未請求 請求	項の数 8 01	_ (全 7 ]	頁) 最終頁に続
(21)出願番号		特願平5-92754		(71)出願人	000003078		
					株式会社東	芝	
(22)出願日		平成5年(1993)4	月20日		神奈川県川岬	埼市幸区堀川	町72番地
				(72)発明者	清水 政俊		
			神奈川県横浜市磯子区新磯			所磯子町33番地 村	
					式会社東芝生	生産技術研究	的内
				(74)代理人	弁理士 鈴油	工 武彦	
				八型八型八	TEL WPA		

## (54)【発明の名称】 半導体の製造方法及びそのシステム

## (57)【要約】

【目的】本発明は、リードタイムを短縮するとともにクリーンルームの省スペース化、歩留まりの向上を図り、 さらにプロセスの拡張を容易にできる。

【構成】搬送路(1)に対してリソグラフィ工程(A1~A7)及び薄膜工程(B1~B8)が増設、交換されて半導体製造ラインが構築される。複数の半導体ウエハはカセット(3)に収納されて搬送路(1)によりリソグラフィ工程(A1~A7)、薄膜工程(B1~B8)の間に搬送され、リソグラフィ工程(A1~A7)ではレジスト塗布、露光処理、現像等のリソグラフィ関連の各プロセスの処理が行われ、薄膜工程(B1~B8)ではエッチング処理、レジスト剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する各プロセスの処理が行われる。そして、半導体製造ラインにより製造される薄膜トランジスタ製造装置の装置管理、生産管理等がコントロール室(4)において行われる。



## 【特許請求の範囲】

【請求項1】 半導体製造におけるレジスト塗布等の各プロセスのうち互いに処理の関連する各プロセスを連結して複数のユニット工程を形成し、これらユニット工程を前記半導体製造の全プロセスに応じたユニット数だけ連結することを特徴とする半導体の製造方法。

【請求項2】 半導体製造におけるレジスト塗布等のリソグラフィ関連の各プロセスを連結したリソグラフィエ程、及び半導体デバイス製造におけるエッチング等の薄膜形成に関連する各プロセスを連結した薄膜工程を形成 10 し、これらリソグラフィ工程及び薄膜工程を前記半導体製造の全プロセスに応じて連結することを特徴とする半導体の製造方法。

【請求項3】 リソグラフィ工程は、被処理体に対する レジスト処理、露光処理、現像の一連の各プロセスをユニット化したことを特徴とする請求項2記載の半導体の 製造方法。

【請求項4】 薄膜工程は、被処理体に対するエッチング処理、レジスト剥離処理、洗浄、成膜の一連の各プロセスをユニット化したことを特徴とする請求項2記載の 20半導体の製造方法。

【請求項5】 被処理体を搬送する搬送路と、

前記被処理体に対するレジスト塗布等のリソグラフィ関連の各プロセスを連結してユニット化し、かつ半導体製造プロセスに従って前記搬送路に沿って増設等するリソグラフィ手段と、

前記被処理体に対するエッチング等の薄膜形成に関連する各プロセスを連結してユニット化し、かつ前記半導体 製造プロセスに従って前記搬送路に沿って増設等する薄 膜手段と、

これらリソグラフィ手段及び薄膜手段を連結して構築される半導体製造ラインにより製造される半導体デバイス の監視等を行う監視制御手段と、

を具備したことを特徴とする半導体の製造システム。

【請求項6】 リソグラフィ手段は、被処理体に対する レジスト処理、露光処理、現像の一連の各プロセスをユニット化したことを特徴とする請求項5記載の半導体の 製造システム。

【請求項7】 薄膜手段は、被処理体に対するエッチング処理、レジスト剥離処理、洗浄、成膜の一連の各プロ 40 セスをユニット化したことを特徴とする請求項5記載の 半導体の製造システム。

【請求項8】 複数の半導体基板をカセットに収納して 搬送する搬送路と、

この搬送路に搬送される前記半導体基板に対してレジスト塗布、露光処理、現像等のリソグラフィ関連の各プロセスを連結してユニット化し、かつ半導体製造プロセスに従って前記搬送路に沿って増設等されるリソグラフィ手段と、

前記搬送路に搬送される前記半導体基板に対するエッチ 50

ング処理、レジスト剥離、検査、洗浄、成膜、検査等の 薄膜形成に関連する一連の各プロセスを連結してユニッ ト化し、かつ前記半導体製造プロセスに従って前記搬送

路に沿って増設等される薄膜手段と、

これらリソグラフィ手段及び薄膜手段を連結して構築される半導体製造ラインにより製造される薄膜トランジスタ製造装置の装置管理、生産管理等を行う監視制御手段と、

を具備したことを特徴とする半導体の製造システム。 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、薄膜トランジスタ液晶 基板(TFT液晶基板)や半導体メモリ等の半導体デバ イスを製造する半導体の製造方法及びそのシステムに関 する。

## [0002]

【従来の技術】薄膜トランジスタ液晶基板等の半導体デバイスを製造する工程(TFTアレイ工程、半導体ウェハ処理工程)には、図4に示すように洗浄、成膜、検査、リソグラフィー、エッチング、レジスト剥離、検査の各プロセスがあり、これらプロセスを半導体製造プロセスに従って繰り返すことによりTFT液晶基板が製造される。

【0003】実際の半導体製造工程では、各プロセスがそれぞれスタンドアロン (stand alone)の装置により形成されており、これら装置が所定の間隔をおいて配置されている。被処理体としての半導体ウエハはカセットに収納され、このカセットが搬送ロボットや作業者によって半導体製造プロセスに従って各スタンドアロンの装置30間に搬送される。

【0004】このように各スタンドアロンの装置により 構築した半導体製造工程では、カセット単位で半導体ウ エハを搬送して処理するために、リードタイムが長くな り、かつ各スタンドアロンの装置を配置するためのクリ ーンルームのスペースを広くしなければならない。

【0005】又、ロットの滞留や作業員による搬送のために、薄膜表面の変化やパーティクルの付着等によって 歩留まりが低下する。TFTアレイ工程の歩留まり悪化 の不良原因は、パーティクルに起因するものが最も多

い。パーティクルは、内部で発生する反応生成物等と外部から侵入するものとに大別される。このうち、内部で発生するパーティクルは、CVDやスパッタ装置で多く発生し、この影響を極力避けるために、セルフクリーニングの方法やプロセス上の工夫が必要である。

【0006】現在、半導体では、この問題の方がクローズアップされているが、液晶では外部からのパーティクルの方が問題になっている。これを防ぐために、環境の洗浄度を上げたり、付着したパーティクルや汚染を除去するのに洗浄装置が使用されている。

【0007】しかし、たとえ半導体製造並の清浄環境が

確保されたり、高価な洗浄装置を導入しても、個々の装置や人の管理が不十分だと期待した結果が得られない。 日常、クリーネスに関しては次のような問題に確実に対応しておくのが良いが、行き届かないのが現状である。

【0008】クリーンネスに関する管理・監督者の留意 事項

- (a) マネジメントの問題 (オペレータへの教育/躾/適切な指示、清浄度管理)
- (b) 設備固有の問題 (ゴミの発生/滞留/渦発生し易い 装置、ダクト吸引力)
- (c) 環境の問題 (部屋間の圧力差、部屋内気流の乱れ、 コンタミ、定期調査)

パーティクルの種類としては人体ゴミが圧倒的に多い。 部屋内で人間が装置のそばを歩行したり、作業をする と、装置の近傍では確実にパーティクルが増加する。従 って、液晶基板のサイズが大きくなると、ゴミの付着す る感度が高くなり、人間を確実に遠ざける必要がある。 これを現場の創意工夫で解決することは並大抵の事では ない。

【0009】一方、生産効率向上の点からマルチチャンバを応用した枚葉式の全自動生産システムが提案されている(『コストミニマムへ向けた自動化技術』次世代メモリのサバイバル戦略、第3回リアライズ社ブレイクスルーセミナ:1993年1月28日)。

【0010】しかしながら、枚葉式の全自動生産システムでは、各プロセス装置の信頼性が低いために、システムの稼働率が低下し、全体として生産効率の向上に寄与していない。

#### [0011]

【発明が解決しようとする課題】以上のように各スタンドアロンの装置により構築した半導体製造工程では、リードタイムが長く、かつ広いスペースのクリーンルームが必要となる。又、ロットの滞留や作業員による搬送のために、薄膜表面の変化やパーティクルの付着等によって歩留まりが低下する。

【0012】又、枚葉式の全自動生産システムでは、システムの稼働率が低下して生産効率の向上に寄与しない。そこで本発明は、リードタイムを短縮するとともにクリーンルームの省スペース化、歩留まりの向上を図り、さらにプロセスの拡張を容易にできる半導体の製造方法及びそのシステムを提供することを目的とする。

## [0013]

【課題を解決するための手段】請求項1によれば、半導体製造におけるレジスト塗布等の各プロセスのうち互いに処理の関連する各プロセスを連結して複数のユニット工程を形成し、これらユニット工程を半導体製造の全プロセスに応じたユニット数だけ連結する半導体の製造方法である。

【0014】請求項2によれば、半導体製造におけるレジスト強布等のリソグラフィ関連の各プロセスを連結し 50

たリソグラフィ工程、及び半導体デバイス製造における エッチング等の薄膜形成に関連する各プロセスを連結し た薄膜工程を形成し、これらリソグラフィ工程及び薄膜 工程を半導体製造の全プロセスに応じて連結する半導体 の製造方法である。

【0015】請求項3によれば、上記リソグラフィ工程は、被処理体に対するレジスト処理、露光処理、現像の一連の各プロセスをユニット化したものである。請求項4によれば、上記薄膜工程は、被処理体に対するエッチング処理、レジスト剥離処理、洗浄、成膜の一連の各プロセスをユニット化したものである。

【0016】請求項5によれば、被処理体を搬送する搬送路と、被処理体に対するレジスト塗布等のリソグラフィ関連の各プロセスを連結してユニット化し、かつ半導体製造プロセスに従って搬送路に沿って増設、交換等するリソグラフィ手段と、被処理体に対するエッチング等の薄膜形成に関連する各プロセスを連結してユニット化し、かつ半導体製造プロセスに従って搬送路に沿って増設、交換等する薄膜手段と、これらリソグラフィ手段及び薄膜手段を連結して構築される半導体製造ラインにより製造される半導体製品の監視等を行う監視制御手段とを備えた半導体の製造システムである。

【0017】請求項6によれば、上記リソグラフィ手段は、被処理体に対するレジスト処理、露光処理、現像の一連の各プロセスをユニット化したものである。請求項7によれば、上記薄膜手段は、被処理体に対するエッチング処理、レジスト剥離処理、洗浄、成膜の一連の各プロセスをユニット化したものである。

【0018】請求項8によれば、複数の半導体基板をカセットに収納して搬送する搬送路と、この搬送路に搬送される半導体基板に対してレジスト塗布、露光処理、現像等のリソグラフィ関連の各プロセスを連結してユニット化し、かつ半導体製造プロセスに従って搬送路に搬送される半導体基板に対するエッチング処理、レジスト剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する一連の各プロセスを連結してユニット化し、かつ半導体製造プロセスに従って搬送路に沿って増設、交換等される薄膜手段と、これらリソグラフィ手段及び薄膜手段を連結して構築される半導体製造ラインにより製造される薄膜トランジスタ製造装置の装置管理、生産管理等を行う監視制御手段とを備えた半導体の製造システムである。

## [0019]

【作用】請求項1によれば、レジスト塗布等の各プロセスのうち処理の関連する各プロセスを連結して形成した複数のユニット工程を、半導体製造の全プロセスに応じたユニット数だけ連結して半導体を製造する。

【0020】請求項2によれば、ユニット工程として、 レジスト塗布等のリソグラフィ関連の各プロセスを連結 10 成となっている。

したリソグラフィ工程、及びエッチング等の薄膜形成に 関連する各プロセスを連結した薄膜工程を形成し、これ らリソグラフィ工程及び薄膜工程を半導体製造の全プロ セスに応じて連結して半導体を製造する。

【0021】請求項3によれば、リソグラフィ工程にお いて被処理体に対するレジスト処理、露光処理、現像を 1サイクルとして処理している。請求項4によれば、薄 膜工程において被処理体に対するエッチング処理、レジ スト剥離処理、洗浄、成膜を1サイクルとして処理して いる。

【0022】請求項5によれば、搬送路に対し、半導体 製造プロセスに従ってリソグラフィ手段及び薄膜手段が 増設、交換されて半導体製造ラインが構築される。被処 理体は搬送路によりリソグラフィ手段、薄膜手段の間に 搬送され、リソグラフィ手段ではレジスト塗布等のリソ グラフィ関連の各プロセスの処理が行われ、薄膜手段で はエッチング等の薄膜形成に関連する各プロセスの処理 が行われる。そして、半導体製造ラインにより製造され る半導体製品の監視等が監視制御手段により行われる。

いて被処理体に対するレジスト処理、露光処理、現像の 一連の処理が行われる。請求項7によれば、薄膜手段に おいて被処理体に対するエッチング処理、レジスト剥離 処理、洗浄、成膜の一連の処理が行われる。

【0024】請求項8によれば、搬送路に対し、半導体 製造プロセスに従ってリソグラフィ手段及び薄膜手段が 増設、交換されて半導体製造ラインが構築される。複数 の半導体基板はカセットに収納されて搬送路によりリソ グラフィ手段、薄膜手段の間に搬送され、リソグラフィ 手段ではレジスト塗布、露光処理、現像等のリソグラフ ィ関連の各プロセスの処理が行われ、薄膜手段ではエッ チング処理、レジスト剥離、検査、洗浄、成膜、検査等 の薄膜形成に関連する各プロセスの処理が行われる。そ して、半導体製造ラインにより製造される薄膜トランジ スタ製造装置の装置管理、生産管理等が監視制御手段に より行われる。

# [0025]

【実施例】以下、本発明の一実施例について図面を参照 して説明する。図1はTFT液晶基板のアレイ工程の製 造プロセスに適用した半導体製造システムの構成図であ 40

【0026】搬送路1には、自動搬送ロボット2が走行 するものとなっている。この自動搬送ロボット2は、被 処理体である半導体ウエハを複数収納するカセット3を 載せて搬送 (バッチ搬送) するものとなっている。な お、このバッチ搬送は、フレキシビリティと信頼性の両 面を考慮して行われている。又、この自動搬送ロボット 2は、コントロール室4からの無線による指令に従って 走行速度、走行方向等の走行制御を行なう機能を有して いる。

【0027】又、搬送路1には、複数のリソグラフィエ 程A1~A7及び複数の薄膜工程B1~B8が配置され ている。つまり、TFT液晶基板のアレイ工程の製造プ ロセスは、(1) 洗浄、(2) 成膜、(3) リソグラフィ、 (4) エッチング、(5) レジスト剥離、(6) 検査(評価) の一連のプロセスを1サイクルとして繰り返し処理され る。そこで、これら一連のプロセスをリソグラフィ工程 A1~A7及び薄膜工程B1~B8に2分してそれぞれ をクラスタ化し、自動搬送ロボット2により連結した構

【0028】各リソグラフィ工程A1~A7は、レジス ト処理、露光、現像等の一連の各プロセスを1サイクル としてユニット化したもので、マルチチャンバを使って クラスタ化し、小形化されている。

【0029】各薄膜工程B1~B8は、エッチング処 理、レジスト剥離処理、洗浄、成膜等の一連の各プロセ スを1サイクルとしてユニット化したもので、成膜やエ ッチングを中心にウエット処理をドライ化し、マルチチ ャンバで連結した枚葉の真空一貫ラインを構成してい 【0023】請求項6によれば、リソグラフィ手段にお 20 る。例えば、薄膜工程B1において成膜5a、洗浄5b が設けられている。

> 【0030】以上のように成膜やエッチングを中心にウ エット処理をドライ化し、検査を自動化し、マルチチャ ンバを使って連結し、さらにリソグラフィ工程をクラス タ化し、これらを自動搬送ロボット2により連結したの で、TFT液晶基板のアレイ工程の製造プロセスの1サ イクル(洗浄、成膜、リソグラフィ、エッチング、レジ スト剥離、検査) が標準モジュール化される。

【0031】従って、例えばリソグラフィ工程A1及び 薄膜工程B1を1サイクルの標準モジュールとして製造 プロセスに従って増設、連結することにより、TFT液 晶基板のアレイ工程の製造プロセスの全体が構築される ものとなっている。

【0032】ここで、マルチチャンバに取り付くプロセ スチャンバは、標準化されており、互換性を持ってい る。又、真空一貫化ラインとリソグラフィ工程内では、 枚葉式で処理され、ロード/アンロード部にはカセット ・ステーションを設けてバッファの機能を持たせてい

【0033】各リソグラフィ工程A1~A7と各薄膜工 程B1~B8との間においてカセット3は、バッファと しての役目を果たす。すなわち、このバッファの方式に は、落下方式とプール方式とがある。

【0034】落下方式は、図2に示すように例えば薄膜 工程B1からリソグラフィ工程A1に移るラインにおい て、薄膜工程B1が停止すると、薄膜工程B1で処理さ れた c-d間の在庫分でリソグラフィ工程 A1が稼働し 続ける。逆にリソグラフィ工程A1が停止すると、bー c間に在庫が溜まり、薄膜工程B1が稼働し続けること 50 ができる。

【0035】プール方式は、図3に示すように薄膜工程 B1が停止すると、c上の在庫分でリソグラフィ工程A 1が稼働し続ける。リソグラフィエ程A1が停止する と、d上に在庫が溜まる時間において薄膜工程B1が稼 働し続けることができる。従って、各リソグラフィ工程 A1~A7及び各薄膜工程B1~B8の復帰は、在庫の 処理時間内に修まるように設定される。

【0036】コントロール室4は、自動搬送ロボット2 の走行制御を行なう他に、各リソグラフィ工程A1~A 7及び各薄膜工程B1~B8により構築された製造プロ セスにより製造される薄膜トランジスタ液晶基板の品質 管理、生産管理等を行ない、かつ各プロセスでの処理時 間、故障頻度、故障時の復元時間、中間在庫等を管理す る機能を有している。

【0037】次に上記の如く構成された装置の作用につ いて説明する。TFT液晶基板のアレイ工程の製造プロ セスの1サイクルに従って、各リソグラフィ工程A1~ A7及び各薄膜工程B1~B8が増設、連結され、これ により上記製造プロセスが構築される。

【0038】複数の半導体ウエハがカセットに収納さ れ、このカセットごと自動搬送ロボット2に載せられ る。この自動搬送ロボット2は、カセット3を載せた状 態で、コントロール室4からの無線による指令に従って 搬送路1を走行し、先ず薄膜工程B1に到達する。

【0039】この薄膜工程B1においてカセット3は、 ロード/アンロード部によりカセット・ステーションに ロードされる。この薄膜工程B1で、各半導体ウエハが 枚葉式で処理され、洗浄、成膜の各プロセスの処理が真 空一貫化ラインで行なわれる。これらプロセス処理の行 なわれた各半導体ウエハは、再びカセット3に収納さ れ、ロード/アンロード部により自動搬送ロボット2に アンロードされる。

【0040】この自動搬送ロボット2は、再びカセット 3を載せた状態で、コントロール室4からの無線による 指令に従って搬送路1を走行し、次にリソグラフィーエ 程A1に到達する。

【0041】このリソグラフィー工程A1においてカセ ット3は、ロード/アンロード部によりカセット・ステ ーションにロードされる。このリソグラフィー工程A1 で、各半導体ウエハは枚葉式で処理され、レジスト処 理、露光、現像の一連の各プロセスが処理される。これ らプロセス処理の行なわれた各半導体ウエハは、再びカ セット3に収納され、ロード/アンロード部により自動 搬送ロボット2にアンロードされる。

【0042】この自動搬送ロボット2は、カセット3を 載せた状態で、コントロール室4からの無線による指令 に従って搬送路1を走行し、次に薄膜工程B2に到達す る。この薄膜工程B3において上記同様にカセット3は カセット・ステーションにロードされる。この薄膜工程 B3で、各半導体ウエハは枚葉式で処理され、エッチン 50 スタ化し、これら工程を自動搬送ロボット2により連結

グ、レジスト剥離、検査の各プロセスの処理が真空一貫 化ラインで行なわれる。これらプロセス処理の行なわれ た各半導体ウエハは、再びカセット3に収納され、上記 同様に自動搬送ロボット2にアンロードされる。

【0043】以上の各プロセスにより半導体ウエハに対 し、TFT液晶基板のアレイ工程の製造プロセスにおけ る洗浄、成膜、リソグラフィ、エッチング、レジスト剥 離、検査の一連のプロセスの1サイクルが終了する。

【0044】ここで、半導体を収納するカセット3を、 10 例えば薄膜工程B1からリソグラフィ工程A1に搬送す る場合、薄膜工程B1が停止すると、図2に示すように 薄膜工程B1で処理されたc-d間の在庫分でリソグラ フィエ程A1が稼働し続ける。又、リソグラフィエ程A 1が停止すると、b-c間に在庫が溜まり、薄膜工程B 1が稼働し続ける。

【0045】なお、薄膜工程B1からリソグラフィ工程 A1に搬送される場合は、上記の如く図3に示すプール 方式によるバッファ機能も使用される。以上のように製 造プロセスの1サイクルが終了すると、これ以降、半導 20 体ウエハはカセット3に複数収納された状態で、薄膜工 程B2、リソグラフィー工程A2、…、に搬送されて製 造プロセスの各サイクルが繰り返し行なわれる。

【0046】そうして、全リソグラフィ工程A1~A7 及び薄膜工程B1~B8での各プロセス処理が終了する と、薄膜トランジスタ液晶基板が製造される。一方、コ ントロール室4では、薄膜トランジスタ製造装置の装置 管理、生産管理等を行ない、かつ各プロセスでの処理時 間、故障頻度、故障時の復元時間、中間在庫等を管理す

30 【0047】このように上記一実施例においては、薄膜 トランジスタ液晶基板の製造におけるレジスト塗布等の リソグラフィ関連の各プロセスを連結したリソグラフィ 工程A1~A7と、エッチング等の薄膜形成に関連する 各プロセスを連結した薄膜工程B1~B8を形成して、 これら工程を半導体製造の全プロセスに応じて増設、連 結するようにしたので、枚葉処理の一貫ラインとして構 成できて従来のスタンドアロン装置を併設した生産形態 と比較してリードタイムを短縮できる。

【0048】又、各プロセスを統合してクラスタ化した 40 ので、工程を短縮できると共にリードタイムの短縮にも 寄与でき、さらにクリーンルームの省スペース化にも寄 与できる。この省スペース化は、各プロセスのユニット が中央の搬送路1を共用して配置されていることも寄与 している。

【0049】さらに、成膜工程B1~B8は真空一貫ラ インを構成しているので、大気にさらされず薄膜トラン ジスタ液晶基板の信頼性、パーティクルの付着がなくな り、歩留まりが向上する。

【0050】又、リソグラフィ工程と薄膜工程とをクラ

した製造プロセスをモジュール化したので、製造プロセ スに従って増設、つまり拡張が容易にできる。つまり、 マルチチャンバを導入し、空ポートを準備したり、プロ セスチャンバの取り付け寸法を標準化するので、任意に 交換や追加ができる。この場合、新方式のリソグラフィ 工程や薄膜工程を連結する場合でも、搬送路1のインタ フェースを標準化することにより容易に追加できる。

【0051】そして、リソグラフィ工程と薄膜工程との 間にカセット・ステーションを設けたので、半導体ウエ ハを収納したカセット3に対するバッファ機能を備える 10 ラフィエ程及び薄膜工程における一連のプロセスもその ことができ、システムの信頼性からくるダウンタイムを 少なくできる。

【0052】ここで、上記装置の特徴をまとめると次の 诵りになる。

a. 設備投資額が安い…クリーンルームの面積が小さ い。装置コストが安い。洗浄装置が省略できる。(プロ セスの相乗効果)

b. 故障、工程変更にフレキシビリティがある…真空ー 貫化ラインとリソグラフィ間の搬送ロボットで任意の工 程に搬送できる。

【0053】c. 清浄な空間環境…人から完全に隔離さ れている。表面の変質防止が可能(歩留向上、特性の安 定化)

d. リードタイムが短い…インラインで稼働

e. ランニングコストが安い…処理のドライ化(薬品、 水)、クリーンルーム面積が少なく空調の維持費が安く なる.

【0054】f. 管理が容易…標準化により保守が容 易。インラインで生産管理が容易。なお、本発明は上記 一実施例に限定されるものでなくその要旨を変更しない 30 1~B8…薄膜工程。 範囲で変形してもよい。

【0055】例えば、リソグラフィ工程は、レジスト処 理、露光処理、現像の一連の各プロセスに限ることはな く、プロセスに応じてレジスト処理のみとしてもよい。 同様に薄膜工程もエッチング処理、レジスト剥離処理、 洗浄、成膜の一連の各プロセスに限ることはなくエッチ

10

ング処理、洗浄のみとしてもよい。

【0056】又、薄膜トランジスタ液晶基板の製造プロ セスに限らず、他の半導体デバイス、例えば半導体メモ リの製造にも適用できる。この場合、上記の如くリソグ 製造プロセスに従って形成される。

### [0057]

【発明の効果】以上詳記したように本発明によれば、リ ードタイムを短縮するとともにクリーンルームの省スペ ース化、歩留まりの向上を図り、さらにプロセスの拡張 を容易にできる半導体の製造方法及びそのシステムを提 供できる。

### 【図面の簡単な説明】

【図1】本発明に係わる半導体製造システムをTFT液 20 晶基板のアレイ工程の製造プロセスに適用した場合の一 実施例を示す構成図。

【図2】同システムに備えられる落下方式のバッファ機 能を説明するための図。


【図3】同システムに備えられるプール方式のバッファ 機能を説明するための図。


【図4】半導体製造プロセスを示す図。

## 【符号の説明】

1…搬送路、2…自動搬送ロボット、3…カセット、4 …コントロール室、A1~A7…リソグラフィ工程、B

【図1】





フロントページの続き

(51) Int. Cl. <sup>5</sup> H O 1 L 21/68 識別記号 庁内整理番号 A 8418-4M

FΙ

技術表示箇所